===================
== lxulxu's blog ==
===================
Hello there

Y2026Q4 影视音总结

生活

🎬MOVIES

Y2026Q3 影视音总结

生活

🎬MOVIES

Y2026Q2 影视音总结

生活

🎬MOVIES

生成追剧日历

教程

已失效: TV Time 已于 2026 年 7 月 15 日停止服务,本文已不可用仅作存档,RIP。

通过 TV Time 订阅追踪的剧集,自动将更新时间同步到日历应用,支持欧美剧集及部分国产剧,效果如下:

导入日历步骤

获取用户 ID

  1. 登录 TV Time 网页版或应用
  2. 进入个人主页
  3. 从网页地址栏或个人资料页面获取用户 ID(一串数字)

构建订阅链接

订阅链接格式:

1webcal://api.tvtime.com/v1/user/你的UserID/calendar.ics

示例:

1webcal://api.tvtime.com/v1/user/12345678/calendar.ics

订阅日历

  • 方式一:系统日历应用

    1. 打开手机自带的日历应用
    2. 找到日历订阅链接功能入口(通常在设置或导入选项中)
    3. 输入订阅链接并确认

    注: 不同品牌手机的日历功能存在差异。如果手机不支持直接订阅链接,可以先添加 Google 账号,然后通过账号同步日历(参见方式二)。

  • 方式二:Google 日历

    1. 打开 Google 日历网页版(移动端暂不支 …

Y2026Q1 影视音总结

生活

🎬MOVIES

Y2025Q4 影视音总结

生活

🎬MOVIES

Y2025Q3 影视音总结

生活

🎬MOVIES

Y2025Q2 影视音总结

生活

🎬MOVIES

FPGA设计流程与EDA工具架构解析——以Vivado为例

eda Xilinx

FPGA设计流程概览

FPGA设计遵循一个由上至下的流程,主要包括以下阶段:

  1. 功能设计/RTL:使用HDL(Verilog/VHDL)编写代码,进行功能仿真验证
  2. 逻辑综合:RTL转换为门级网表,进行逻辑优化
  3. 物理设计:包括布局(确定各单元具体位置)和布线(实现单元间互连)
  4. 物理验证:设计规则检查、时序分析、功耗评估
  5. 比特流生成:生成FPGA配置文件
  6. 硬件配置与调试:将设计烧录到FPGA并进行系统测试

一个典型的Vivado项目管理tcl脚本示例:

 1# 创建并配置项目
 2create_project myproject ./myproject -part xc7a100tcsg324-1
 3
 4# 添加设计文件
 5add_files -fileset sources_1 ./src/design/
 6add_files -fileset constrs_1 ./src/constraints/
 7
 8# 设置顶层模块
 9set_property top top_module [current_fileset]
10
11# 创建综合运行
12create_run …
Read more...

Y2025Q1 影视音总结

生活

🎬MOVIES

1 of 3 Next Page