RF-ADC

转换器设置(Converter Settings)

• 校准模式(Calibration Mode)

  

  校准子系统由三个主要模块组成：
  • 时间交错偏移校准模块(OCB):校正每个子RF-ADC的DC偏移
  • 增益校准模块(GCB):校正交错子RF-ADC之间的增益差异
  • 时间偏移校准模块(TSCB):校正交错子RF-ADC之间的时间偏移

  除了自动校准外，所有四个校准模块（OCB1、OCB2、GCB、TSCB）都可用于获取和设置用户系数。 应用程序读回校准解冻时生成的系数，并在需要时恢复它们； 这有助于在输入信号不满足校准要求时保持 RF-ADC 性能。 此功能适用于 IP 向导中的每个 RF-ADC。 启用此功能会增加 IP 的大小。

   1//以下示例代码显示了 TSCB 的用户系数设置。
   2
   3u32 Status = XRFDC_FAILURE;
   4XRFdc_Calibration_Coefficients Coeffs;
   5//使用下面的样本系数
   6Coeffs.Coeff0 = 146;
   7Coeffs.Coeff1 = 255;
   8Coeffs.Coeff2 = 255;
   9Coeffs.Coeff3 = 255;
  10Coeffs.Coeff4 = 113;
  11Coeffs.Coeff5 = 255;
  12Coeffs.Coeff6 = 255
  13Coeffs.Coeff7 = 255;
  14Status = XRFdc_SetCalCoeffients( RFdcInstPtr, Tile, Block,
  15XRFDC_CAL_BLOCK_TSCB, &Coeffs);
  16If (Status != XRFDC_SUCCESS) {
  17    /*handle error*/
  18}  
  

  使用XRFdc_SetCalCoefficients API 恢复校准系数会自动禁用实时校准。 提供 XRFdc_DisableCoefficientsOverride API 以禁用此用户系数覆盖模式并重新启用实时校准。 禁用实时校准时，实时端口校准冻结无效。

  

  • Mode 1:优化0.4* Fs 到Fs/2范围内信号，对于输入频率Fsamp/2(Nyquist) ± 10%是最佳的。
  • Mode 2:优化0 到0.4* Fs范围内信号，适用于其他范围输入频率。

• 奈奎斯特区(Nyquist Zone):每个RF-ADC通道可以在第一或第二奈奎斯特区采样信号。第一奈奎斯特区被定义为信号在0和Fs/2之间，第二奈奎斯特区被定义为信号在Fs/2和Fs之间。为了确保RF-ADC的性能最佳，RF-ADC配置应指示预期的操作区域。只要信号符合RF-ADC输入带宽要求，也可以使用其他奈奎斯特区。第1，3，5 …区称为奇数区，第2，4 …区称为偶数区。1 用于奇数区域，2 用于偶数区域。

• 校准冻结(Freeze):用于冻结每个通道的交错校准。当模拟输入电压过高或相关的int_cal_freeze输入被断时，校准将被冻结。绿灯表示冻结状态。冻结按键可冻结或解冻交错校准。

• 禁用引脚(Disable Pin):禁用校准冻结实时端口控制

• 信号衰减(Attenuation):每个ADC通道片内数字步进衰减器(Digital Step Attenuator, DSA)衰减值(以dB为单位)，disable pin功能可以禁用DSA引脚控制。

• 抖动(Dither):除非采样率低于最大采样率0.75倍，否则启用。

• 输入共模电压范围(VCM)

阈值检测(Threshold Detection)

每个 RF-ADC 通道有两个实时输出信号，具有过量程(Over Range)和过压(Over Voltage)功能，当模拟输入超过限度的时候会给出中断，同时上报给通信总线，以便直接访问 PL 设计。下图显示了阈值、过量程和过压电平以及随着输入模拟信号的增加这些电平的响应。

• Mode

  模式	功能
  Off	阈值电路禁用，状态输出为低。
  Sticky over	当来自RF-ADC的数据超过上限阈值时，阈值状态信号为高电平，状态一直保持到发送清除操作为止。
  Sticky under	当来自RF-ADC的数据在用户指定的时间或延迟内保持低于下限阈值时，阈值状态信号为高电平，状态一直保持到发送清除操作为止。使用RFdc驱动程序API设置计数器，使用此机制可防止触发阈值事件的短时间偏移。
  Hysteresis	当超过设定的上限阈值时设置状态输出，当信号在用户指定的延迟值期间保持低于下限阈值时清除。下限阈值的延迟值由32位计数器定义，使用RFdc驱动程序API设置计数器，延迟为阈值检测增加了滞后，以防止触发阈值事件的短时间偏移。

• Under Level:低阈值

• Over Level:高阈值

• Delay:延迟值

使用 RFdc 驱动程序 API 配置阈值电平和延迟值示例如下。

 1// Initial Setup
 2XRFdc_Threshold_Settings Threshold_Settings;
 3Threshold_Settings.UpdateThreshold = XRFDC_UPDATE_THRESHOLD_BOTH; // Setup
 4values
 5for threshold 0 and 1
 6Threshold_Settings.ThresholdMode[0] = XRFDC_TRSHD_STICKY_UNDER; // Set
 7threshold0
 8mode to Sticky Under
 9Threshold_Settings.ThresholdUnderVal[0] = 1000; // Measured in 14-bit
10unsigned LSBs
11Threshold_Settings.ThresholdAvgVal[0] = 10; // Data must be below lower
12threshold for 10*8 4 GSPS RF-ADC samples
13// Write threshold values to the selected Tile / RF-ADC
14XRFdc_SetThresholdSettings(ptr, Tile, Block, &Threshold_Settings);

抽取设置(Decimation Settings)

降采样滤波器（Decimation Filter）将高采样率信号降采样到较低采样率。通过将输入信号的带宽限制到降采样后的采样率的一半，然后将其下采样来减少数据量。降采样滤波器通常由两部分组成：抗混叠滤波器和下采样器。抗混叠滤波器通过降低输入信号的带宽，以避免在下采样时出现混叠误差，而下采样器则将信号降采样到所需的采样率。

RFdc 驱动程序 API 可用于使用以下代码获取 IP 内核中设置的抽取率。

1//获取 Tile0、DDC Block1 的抽取因子
2int Tile = 0;
3u32 Block = 1;
4u32 Decimation_Factor;
5if( XRFdc_GetDecimationFactor (ptr, Tile, Block, &DecimationFactor) == XST_SUCCESS) {
6	xil_printf("ADC Tile%1d,%1d Decimation Factor is: %d", Tile, Block,Decimation_Factor);
7}

RF-DAC

转换器设置(Converter Settings)

• 数据通路模式(DataPath):四种可用模式

• 解码模式(Decoder Mode):选择要优化的性能：噪声基底或线性。必须为通信应用选择噪声基底优化。宽带调制信号推荐使用低噪声模式。
• 奈奎斯特区(Nyquist Zone):选择信号将位于哪个奈奎斯特区域，1正常模式，2混合模式。

  

  • 正常模式:蓝线表示理想的RF-DAC输出陡峭的sinc响应。在这种模式下，第二奈奎斯特区中的输出图像将被严重衰减。对于此模式，可用反sinc滤波器来补偿第一奈奎斯特区的衰减。
  • 混合模式:红线表示理想的RF-DAC输出响应。在这种模式下，第二奈奎斯特区中的输出功率显著增加，并且在大多数区域中也具有近似平坦的响应。可以在Vivado IDE中设置奈奎斯特区。由于sinc响应衰减和可能的带宽衰减，通常不会将RF-DAC在高于2的奈奎斯特区操作。
• 当前值(Current):当前可变输出功率(variable output power, VOP)值

反Sinc补偿(Inverse Sinc Settings)

模拟输出响应特性更接近sin(x)/x (冲击响应)，因此如果后级想取得比较平坦的系统响应需要较大的带宽。而做一个比较宽的平坦的模拟滤波器既不经济也不实惠，因此需要在DAC的输出级之前添加一级反sinc滤波器。可以认为和高速串行总线的预加重类似，通过提高信号高频分量的能量来抵消来自后端滤波器在过渡带增益不足的影响。

插值设置(Interpolation Settings)

插值滤波器（Interpolation Filter）将信号从低采样率上采样到高采样率，通过在输入信号中插入零值来扩展输入信号的频谱，然后对其进行低通滤波来移除扩展后信号中的高频分量。

RFdc 驱动程序 API 命令如下。

1// Get Interpolation factor for Tile0, DUC Block1
2int Tile = 0;
3u32 Block = 1;
4u32 Interpolation_Factor;
5if( XRFdc_GetInterpolationFactor (ptr, Tile, Block, &Interpolation_Factor) == XST_SUCCESS) {
6	xil_printf("DAC Tile%1d,%1d Interpolation Factor is: %d", Tile, Block,Interpolation_Factor);
7}

电源管理(Power Management)

• 电源模式(PowerMode):打开/关闭单个通道电源
• DisableIPControl:启用/禁用RTS控制

混频设置(Mixer Settings)

• 模拟/数字输出(Analog/Digital Output):仅在转换器启动时可配置，可选项Real和I/Q。当转换器0设为I/Q时，转换器1也必须启用；当转换器2设为I/Q时，转换器3也必须启用。
• 类型(Type):可选项bypassed/coarse/fine，取决于转换器数字输出数据字段的选择。
• 模式(Mode):仅转换器启用时可设置，选项取决于混频器类型和数字输出数据格式，real数据对应bypassed，I/Q数据对应Real to I/Q或I/Q to I/Q。
• 频率(Frequency):混频器类型为coarse时可选项Fs/2，Fs/4和-Fs/4，混频器类型为fine时可选范围-10GHz到10GHz。
• 相位(Phase Init):仅在混频器类型为fine时可用，范围在-180到180。
• 刻度(Mixer Scale):无

混频器RFdc API示例如下。

 1XRFdc_Mixer_Settings Mixer_Settings;
 2for(tile=0;tile<4; tile++) {
 3	// 确保混合器设置更新使用 Tile 事件
 4    for(block=0; block<2; block++) {
 5        XRFdc_GetMixerSettings (ptr, XRFDC_ADC_TILE, tile, block,&Mixer_Settings);
 6        Mixer_Settings.EventSource = XRFDC_EVNT_SRC_TILE; //使用XRFDC_EVNT_SRC_TILE事件更新混频器设置
 7        XRFdc_SetMixerSettings (ptr, XRFDC_ADC_TILE, tile, block,&Mixer_Settings);
 8    }
 9    //重置 Tile0 中两个 DDC 的 NCO 相位（假设两者都处于活动状态）
10    XRFdc_ResetNCOPhase(ptr, XRFDC_ADC_TILE, tile, 0); // DDC Block0
11    XRFdc_ResetNCOPhase(ptr, XRFDC_ADC_TILE, tile, 1); // DDC Block1
12    XRFds_UpdateEvent(ptr, XRFDC_ADC_TILE, tile, 1, XRFDC_EVENT_MIXER); //生成tile事件
13}  

QMC 配置

正交调制校正(quadrature modulator correction, QMC)用于调整输出的幅度和相位，当转换器与外部调制器或解调器接口时，这些用于补偿不匹配的I和Q信号路径。

• 增益调整(Enable Gain/Gain):将信号乘以增益因子来完成的，该因子的范围为0到2.0，可以将各个因子应用于I和Q数据路径，block输出分辨率为16位。
• 相位调整(Enable Phase/Phase Mismatch):通过将Q的比例分数添加到I值来实现，范围在+-26度或+-0.5数量级。这种加法的结果会导致增益误差，必须由增益误差校正块来校正，仅在复杂模式下生效。
• DC偏置(Offset):直流偏移调整，仅对直流耦合有效，通过向采样信号添加一个固定的LSB值来完成的，范围是-2048到2047。

可以使用RFdc驱动程序API设置增益、相位和偏移校正因子值。

 1// Initial Setup
 2XRFdc_QMC_Settings QMC_Settings_I, QMC_Settings_Q; // RF-ADC block0 is I, RF-ADC block1 is Q
 3QMC_Settings_I.EventSource = XRFDC_EVNT_SRC_TILE; // QMC Settings are updated with a tile event
 4QMC_Settings_Q.EventSource = XRFDC_EVNT_SRC_TILE; ....
 5// Update Gain/Phase/Offset for I/Q RF-DACs in tile0
 6QMC_Settings_I.GainCorrectionFactor = 0.9; // Set Gain for I
 7QMC_Settings_I.PhaseCorrectionFactor = -5.0; // I/Q imbalance factor applied to I side, approx in degrees.
 8QMC_Settings_I.EnableGain = 1;
 9QMC_Settings_I.EnablePhase = 1;
10QMC_Settings_Q.GainCorrectionFactor = 0.95;
11QMC_Settings_Q.EnableGain = 1;
12XRFdc_SetQMCSettings(ptr, XRFDC_ADC_TILE, 0, 0, &QMC_Settings_I); // Write settings for ADC0,0 - I ADC
13XRFdc_SetQMCSettings(ptr, XRFDC_ADC_TILE, 0, 1, &QMC_Settings_Q); //Write settings for ADC0,1 - Q ADC
14XRFdc_UpdateEvent(ptr, XRFDC_ADC_TILE, 0, 0, XRFDC_EVENT_QMC); //Generate a Tile Update Event - applies all QMC Settings at once

还可以使用XRFdc_GetQMCSettings RFdc驱动程序API命令从任何转换器读回QMC设置。

锁相环(Phase-Locked Loop, PLL)

• 时钟源(Clocking Source)
  • 外部(External):选择时钟源来自外部，通常为几GHz量级。
  • 板上(Onboard):选择时钟源来自板上，输入时钟一般小于1GHz。
    • 参考时钟(Clocking Reference)频率:可以来自外部输入或源tile转发时钟。
    • 输入时钟 (Tile Clock Input):数值和之前时钟配置的值一致，和采样率有关，因为采样时钟是使用这个时钟经过PLL生成的。
• 内部锁相环(Internal PLL)
  • Enable:是否启用内部PLL，当片中的至少一个转换器被启用时，它是可配置的。启用PLL时需确保输入频率在Zynq UltraScale+ RFSoC Data Sheet范围内，绕过PLL时转换器的采样时钟作为输入时钟。
  • Bypassed

IP向导或专用于配置PLL系统的API函数将参考分频器值设置为整数，将反馈分频器值设置为整数，将输出分频器值设置为整数，以达到最佳性能。PLL频率输出Fs = (Fin/R)*(FBDiv/M)，其中Fin是参考频率，其他参数(RF-ADC Gen 1/Gen 2/Gen 3/DFE and RF-DAC Gen 1/Gen 2)如下表。

Crossbar和多频段(Multi-Bands)

当多频段关闭时，I和Q输入直接通过多频段路由逻辑;当多频段开启时，I和Q输入被路由到tile中的多个DDC 模块。

FIFO深度和时钟(Clock Distribution)

• Fin:输入频率
• MMCM:输入时钟分频器Reference Clock经过分频后变成PLL Reference Clock，在MMCM模块中，MMCM为PL侧的FIFO生成读取或写入时钟，在FIFO数据页面中显示为F(PL)。
• F(PL):MMCM为PL端的FIFO生成的读写时钟，计算公式F(PL)=Fin*M/D/ClkDiv。
• 时钟分频(FabClkDiv):在非MTS位流中，转换器采样时钟(Fs，也称为T1)除以8或4，然后除以FabCLKDiv。作为输入参考传输至MMCM模块。
• 捕获样本数(Number of Samples)
• F(T1):Tile时钟

FFT频谱分析

单击ADC设置页面中的Acquisition按钮或DAC设置页面中的Generation按钮，将打开FFT页面。在DAC FFT页面中，UI中自带单音和双音发生配置选项。要生成复杂的调制信号，用户可以从文件加载测试向量。Fs表示观察到的RF-ADC或RF-DAC的采样频率，Eff.Fs表示抽取后或插值前原始数据流（基带）的采样频率。FFT图的X轴（频率）反映了Eff.Fs。

传统ADC规格

RF采样数据转换器规格

其他

中断功能(Interrupts)

在系统异常时，自动回读一些AD/DA寄存器状态。每行开头的复选框启用或禁用(掩码)相应的中断状态。单击Apply按钮应用所选中断状态。Refresh按钮读回当前状态，绿灯显示相应的中断位被设置。Clear按钮尝试清除所有中断位并读回状态。

多通道同步(Multi-Tile Synchronization)

FIFO为RF-ADC提供灵活的数据和时钟接口。但与所有双时钟FIFO一样，延迟可能会在一个tile和另一个tile之间变化。虽然 tile中的所有通道都具有相同的延迟，但某些应用可能需要使用多个RF-ADC tile，并且需要在所有RF-ADC通道中匹配延迟。这些应用程序可以使用多通道同步(MTS)功能来实现这种块间同步。

1. https://docs.xilinx.com/r/en-US/pg269-rf-data-converter

2. https://docs.xilinx.com/r/en-US/ug1309-rf-data-converter-interface

3. https://docs.xilinx.com/v/u/zh-CN/wp509-rfsampling-data-converters

4. https://blog.csdn.net/weixin_41445387/category_11999717.html